Eine vollständige Erklärung des Chip-Herstellungsprozesses (2/2): vom Wafer bis zur Verpackung und Prüfung

Die Herstellung jedes Halbleiterprodukts erfordert Hunderte von Prozessen und der gesamte Herstellungsprozess ist in acht Schritte unterteilt:Waferverarbeitung – Oxidation – Fotolithografie – Ätzen – Dünnschichtabscheidung – Verbindung – Prüfung – Verpackung.

Schritt 5: Dünnschichtabscheidung

Um die Mikrogeräte im Inneren des Chips zu erstellen, müssen wir kontinuierlich Schichten dünner Filme auftragen und die überschüssigen Teile durch Ätzen entfernen sowie einige Materialien hinzufügen, um verschiedene Geräte zu trennen. Jeder Transistor oder jede Speicherzelle wird Schritt für Schritt durch den oben beschriebenen Prozess aufgebaut. Der „dünne Film“, von dem wir hier sprechen, bezieht sich auf einen „Film“ mit einer Dicke von weniger als 1 Mikrometer (μm, ein Millionstel Meter), der mit herkömmlichen mechanischen Bearbeitungsverfahren nicht hergestellt werden kann. Der Prozess des Aufbringens eines Films, der die erforderlichen molekularen oder atomaren Einheiten enthält, auf einen Wafer wird als „Abscheidung“ bezeichnet.

Um eine mehrschichtige Halbleiterstruktur zu bilden, müssen wir zunächst einen Gerätestapel herstellen, d. h. abwechselnd mehrere Schichten aus dünnen (leitenden) Metallfilmen und dielektrischen (isolierenden) Filmen auf der Oberfläche des Wafers stapeln und dann den Überschuss entfernen Teile werden durch wiederholte Ätzprozesse zu einer dreidimensionalen Struktur geformt. Zu den Techniken, die für Abscheidungsprozesse verwendet werden können, gehören die chemische Gasphasenabscheidung (CVD), die Atomlagenabscheidung (ALD) und die physikalische Gasphasenabscheidung (PVD). Methoden, die diese Techniken verwenden, können in Trocken- und Nassabscheidung unterteilt werden.

Chemische Gasphasenabscheidung (CVD)

Bei der chemischen Gasphasenabscheidung reagieren Vorläufergase in einer Reaktionskammer und bilden einen dünnen Film, der an der Oberfläche des Wafers haftet, und Nebenprodukte, die aus der Kammer gepumpt werden. Bei der plasmaunterstützten chemischen Gasphasenabscheidung wird Plasma zur Erzeugung der Reaktionsgase verwendet. Diese Methode senkt die Reaktionstemperatur und eignet sich daher ideal für temperaturempfindliche Strukturen. Durch die Verwendung von Plasma kann auch die Anzahl der Abscheidungen reduziert werden, was häufig zu qualitativ hochwertigeren Filmen führt.

Atomlagenabscheidung (ALD)

Durch die Atomlagenabscheidung werden dünne Filme gebildet, indem jeweils nur wenige Atomlagen abgeschieden werden. Der Schlüssel zu dieser Methode besteht darin, unabhängige Schritte zu durchlaufen, die in einer bestimmten Reihenfolge ausgeführt werden, und eine gute Kontrolle beizubehalten. Der erste Schritt besteht darin, die Waferoberfläche mit einem Vorläufer zu beschichten. Anschließend werden verschiedene Gase eingeleitet, die mit dem Vorläufer reagieren und auf der Waferoberfläche die gewünschte Substanz bilden.

Physikalische Gasphasenabscheidung (PVD)

Wie der Name schon sagt, bezieht sich physikalische Gasphasenabscheidung auf die Bildung dünner Filme auf physikalischem Wege. Beim Sputtern handelt es sich um eine physikalische Gasphasenabscheidungsmethode, bei der mithilfe von Argonplasma Atome von einem Target zerstäubt und auf der Oberfläche eines Wafers abgeschieden werden, um einen dünnen Film zu bilden. In einigen Fällen kann der abgeschiedene Film durch Techniken wie die ultraviolette Wärmebehandlung (UVTP) behandelt und verbessert werden.

Schritt 6: Verbindung

Die Leitfähigkeit von Halbleitern liegt zwischen Leitern und Nichtleitern (d. h. Isolatoren), wodurch wir den Stromfluss vollständig kontrollieren können. Waferbasierte Lithografie-, Ätz- und Abscheidungsprozesse können Komponenten wie Transistoren herstellen, sie müssen jedoch verbunden werden, um die Übertragung und den Empfang von Strom und Signalen zu ermöglichen.

Metalle werden aufgrund ihrer Leitfähigkeit für die Verbindung von Schaltkreisen verwendet. Metalle, die für Halbleiter verwendet werden, müssen die folgenden Bedingungen erfüllen:

· Niedriger spezifischer Widerstand: Da Metallschaltkreise Strom leiten müssen, sollten die Metalle in ihnen einen niedrigen Widerstand haben.

· Thermochemische Stabilität: Die Eigenschaften von Metallmaterialien müssen während des Metallverbindungsprozesses unverändert bleiben.

· Hohe Zuverlässigkeit: Mit der Weiterentwicklung der integrierten Schaltkreistechnologie müssen selbst kleine Mengen metallischer Verbindungsmaterialien eine ausreichende Haltbarkeit aufweisen.

· Herstellungskosten: Selbst wenn die ersten drei Bedingungen erfüllt sind, sind die Materialkosten zu hoch, um den Anforderungen der Massenproduktion gerecht zu werden.

Beim Verbindungsprozess werden hauptsächlich zwei Materialien verwendet: Aluminium und Kupfer.

Aluminium-Verbindungsprozess

Der Prozess der Aluminiumverbindung beginnt mit der Aluminiumabscheidung, dem Aufbringen des Fotolacks, der Belichtung und Entwicklung, gefolgt vom Ätzen, um überschüssiges Aluminium und Fotolack selektiv zu entfernen, bevor der Oxidationsprozess beginnt. Nachdem die oben genannten Schritte abgeschlossen sind, werden die Fotolithographie-, Ätz- und Abscheidungsprozesse wiederholt, bis die Verbindung fertiggestellt ist.

Zusätzlich zu seiner hervorragenden Leitfähigkeit lässt sich Aluminium auch leicht fotolithographieren, ätzen und abscheiden. Darüber hinaus ist es kostengünstig und haftet gut auf der Oxidschicht. Seine Nachteile bestehen darin, dass es leicht korrodiert und einen niedrigen Schmelzpunkt hat. Um zu verhindern, dass Aluminium mit Silizium reagiert und Verbindungsprobleme verursacht, müssen außerdem Metallablagerungen hinzugefügt werden, um Aluminium vom Wafer zu trennen. Diese Ablagerung wird „Barrieremetall“ genannt.

Aluminiumschaltkreise werden durch Abscheidung gebildet. Nachdem der Wafer in die Vakuumkammer gelangt, haftet ein dünner Film aus Aluminiumpartikeln am Wafer. Dieser Prozess wird als „Vapour Deposition (VD)“ bezeichnet und umfasst die chemische Gasphasenabscheidung und die physikalische Gasphasenabscheidung.

Kupferverbindungsprozess

Da Halbleiterprozesse immer ausgefeilter werden und die Gerätegrößen schrumpfen, reichen die Verbindungsgeschwindigkeit und die elektrischen Eigenschaften von Aluminiumschaltkreisen nicht mehr aus und es werden neue Leiter benötigt, die sowohl den Größen- als auch den Kostenanforderungen gerecht werden. Der erste Grund, warum Kupfer Aluminium ersetzen kann, besteht darin, dass es einen geringeren Widerstand hat, was schnellere Geräteverbindungsgeschwindigkeiten ermöglicht. Kupfer ist außerdem zuverlässiger, da es gegenüber Elektromigration, der Bewegung von Metallionen beim Stromfluss durch ein Metall, widerstandsfähiger ist als Aluminium.

Allerdings geht Kupfer nicht leicht Verbindungen ein, was es schwierig macht, zu verdampfen und von der Oberfläche eines Wafers zu entfernen. Um dieses Problem anzugehen, scheiden wir anstelle des Ätzens von Kupfer dielektrische Materialien ab und ätzen sie, die bei Bedarf Metallleitungsmuster aus Gräben und Durchkontaktierungen bilden, und füllen dann die oben genannten „Muster“ mit Kupfer, um eine Verbindung herzustellen, ein Prozess, der „Damascene“ genannt wird. .

Wenn Kupferatome weiter in das Dielektrikum diffundieren, nimmt dessen Isolierung ab und es entsteht eine Sperrschicht, die die Kupferatome vor einer weiteren Diffusion schützt. Anschließend wird auf der Barriereschicht eine dünne Kupferkeimschicht gebildet. Dieser Schritt ermöglicht das Galvanisieren, also das Füllen von Mustern mit hohem Seitenverhältnis mit Kupfer. Nach dem Füllen kann das überschüssige Kupfer durch chemisch-mechanisches Polieren (CMP) des Metalls entfernt werden. Nach der Fertigstellung kann ein Oxidfilm abgeschieden werden und der überschüssige Film kann durch Fotolithographie und Ätzverfahren entfernt werden. Der obige Vorgang muss wiederholt werden, bis die Kupferverbindung abgeschlossen ist.

Aus dem obigen Vergleich ist ersichtlich, dass der Unterschied zwischen Kupferverbindungen und Aluminiumverbindungen darin besteht, dass das überschüssige Kupfer durch Metall-CMP und nicht durch Ätzen entfernt wird.

Schritt 7: Testen

Das Hauptziel des Tests besteht darin, zu überprüfen, ob die Qualität des Halbleiterchips einem bestimmten Standard entspricht, um fehlerhafte Produkte auszuschließen und die Zuverlässigkeit des Chips zu verbessern. Darüber hinaus gelangen fehlerhafte getestete Produkte nicht in den Verpackungsschritt, was dazu beiträgt, Kosten und Zeit zu sparen. Electronic Die Sorting (EDS) ist eine Testmethode für Wafer.

EDS ist ein Prozess, der die elektrischen Eigenschaften jedes Chips im Waferzustand überprüft und dadurch die Halbleiterausbeute verbessert. EDS kann wie folgt in fünf Schritte unterteilt werden:

01 Elektrische Parameterüberwachung (EPM)

EPM ist der erste Schritt beim Testen von Halbleiterchips. In diesem Schritt wird jedes für integrierte Halbleiterschaltkreise erforderliche Gerät (einschließlich Transistoren, Kondensatoren und Dioden) getestet, um sicherzustellen, dass seine elektrischen Parameter den Standards entsprechen. Die Hauptfunktion von EPM besteht darin, gemessene elektrische Kenndaten bereitzustellen, die zur Verbesserung der Effizienz von Halbleiterherstellungsprozessen und der Produktleistung (nicht zur Erkennung fehlerhafter Produkte) verwendet werden.

02 Wafer-Alterungstest

Die Halbleiterfehlerrate ergibt sich aus zwei Aspekten, nämlich der Rate von Herstellungsfehlern (höher im Frühstadium) und der Fehlerrate im gesamten Lebenszyklus. Unter Wafer-Alterungstest versteht man das Testen des Wafers bei einer bestimmten Temperatur und AC/DC-Spannung, um Produkte zu ermitteln, die im Frühstadium Fehler aufweisen könnten, d. h. um die Zuverlässigkeit des Endprodukts durch die Entdeckung potenzieller Fehler zu verbessern.

03 Erkennung

Nach Abschluss des Alterungstests muss der Halbleiterchip über eine Sondenkarte mit dem Testgerät verbunden werden. Anschließend können Temperatur-, Geschwindigkeits- und Bewegungstests am Wafer durchgeführt werden, um die relevanten Halbleiterfunktionen zu überprüfen. Eine Beschreibung der einzelnen Testschritte finden Sie in der Tabelle.

04 Reparatur

Die Reparatur ist der wichtigste Testschritt, da einige defekte Chips durch den Austausch der problematischen Komponenten repariert werden können.

05 Punktierung

Die Chips, die den elektrischen Test nicht bestanden haben, wurden in den vorherigen Schritten aussortiert, müssen aber noch markiert werden, um sie unterscheiden zu können. Früher mussten wir defekte Chips mit Spezialtinte kennzeichnen, um sicherzustellen, dass sie mit bloßem Auge identifiziert werden konnten. Heute sortiert das System sie automatisch nach dem Testdatenwert.

Schritt 8: Verpackung

Nach den vorangegangenen mehreren Prozessen bildet der Wafer quadratische Chips gleicher Größe (auch „Einzelchips“ genannt). Als nächstes müssen durch Schneiden einzelne Späne gewonnen werden. Die frisch geschnittenen Chips sind sehr zerbrechlich und können keine elektrischen Signale austauschen, daher müssen sie separat verarbeitet werden. Bei diesem Prozess handelt es sich um das Packaging, bei dem eine Schutzhülle außerhalb des Halbleiterchips gebildet wird und dieser den Austausch elektrischer Signale mit der Außenwelt ermöglicht. Der gesamte Verpackungsprozess ist in fünf Schritte unterteilt: Wafer-Sägen, Einzelchip-Befestigung, Verbindung, Formen und Verpackungstests.

01 Wafersägen

Um unzählige, dicht angeordnete Chips aus dem Wafer herauszuschneiden, müssen wir zunächst die Rückseite des Wafers sorgfältig „abschleifen“, bis ihre Dicke den Anforderungen des Verpackungsprozesses entspricht. Nach dem Schleifen können wir entlang der Ritzlinie auf dem Wafer schneiden, bis der Halbleiterchip abgetrennt ist.

Es gibt drei Arten der Wafer-Sägetechnologie: Klingenschneiden, Laserschneiden und Plasmaschneiden. Beim Blade-Dicing wird eine Diamantklinge zum Schneiden des Wafers verwendet, die anfällig für Reibungshitze und Ablagerungen ist und somit den Wafer beschädigen kann. Das Laserschneiden ist präziser und kann problemlos Wafer mit geringer Dicke oder kleinem Ritzlinienabstand verarbeiten. Das Plasmaschneiden nutzt das Prinzip des Plasmaätzens, sodass diese Technologie auch dann anwendbar ist, wenn der Ritzlinienabstand sehr klein ist.

02 Einzelwafer-Aufsatz

Nachdem alle Chips vom Wafer getrennt sind, müssen wir die einzelnen Chips (einzelne Wafer) auf dem Substrat (Leadframe) befestigen. Die Funktion des Substrats besteht darin, die Halbleiterchips zu schützen und ihnen den Austausch elektrischer Signale mit externen Schaltkreisen zu ermöglichen. Zur Befestigung der Chips können flüssige oder feste Klebebandklebstoffe verwendet werden.

03 Verbindung

Nachdem wir den Chip auf dem Substrat befestigt haben, müssen wir auch die Kontaktpunkte der beiden verbinden, um einen elektrischen Signalaustausch zu erreichen. In diesem Schritt können zwei Verbindungsmethoden verwendet werden: Drahtbonden mit dünnen Metalldrähten und Flip-Chip-Bonden mit kugelförmigen Goldblöcken oder Zinnblöcken. Drahtbonden ist eine traditionelle Methode, und die Flip-Chip-Bonding-Technologie kann die Halbleiterfertigung beschleunigen.

04 Formen

Nach Abschluss der Verbindung des Halbleiterchips ist ein Formprozess erforderlich, um an der Außenseite des Chips ein Gehäuse anzubringen, um den integrierten Halbleiterschaltkreis vor äußeren Bedingungen wie Temperatur und Feuchtigkeit zu schützen. Nachdem die Gehäuseform nach Bedarf hergestellt wurde, müssen wir den Halbleiterchip und die Epoxidformmasse (EMC) in die Form geben und diese versiegeln. Der versiegelte Chip ist die endgültige Form.

05 Verpackungstest

Auch die Chips, die bereits ihre endgültige Form haben, müssen die endgültige Mängelprüfung bestehen. Alle fertigen Halbleiterchips, die in den Endtest gehen, sind fertige Halbleiterchips. Sie werden in die Prüfgeräte eingesetzt und stellen unterschiedliche Bedingungen wie Spannung, Temperatur und Luftfeuchtigkeit für elektrische, Funktions- und Geschwindigkeitstests ein. Die Ergebnisse dieser Tests können genutzt werden, um Fehler zu finden und die Produktqualität und Produktionseffizienz zu verbessern.

Entwicklung der Verpackungstechnologie

Da die Chipgröße abnimmt und die Leistungsanforderungen steigen, hat die Verpackung in den letzten Jahren viele technologische Innovationen erfahren. Einige zukunftsweisende Verpackungstechnologien und -lösungen umfassen die Verwendung von Abscheidung für traditionelle Back-End-Prozesse wie Wafer-Level-Packaging (WLP), Bumping-Prozesse und Redistribution Layer (RDL)-Technologie sowie Ätz- und Reinigungstechnologien für das Front-End Waferherstellung.

Was ist fortschrittliche Verpackung?

Bei herkömmlichen Verpackungen muss jeder Chip aus dem Wafer herausgeschnitten und in eine Form gelegt werden. Wafer-Level-Packaging (WLP) ist eine Art fortschrittliche Verpackungstechnologie, bei der der Chip direkt noch auf dem Wafer verpackt wird. Der WLP-Prozess besteht darin, zunächst alle geformten Chips zu verpacken und zu testen und dann alle gebildeten Chips auf einmal vom Wafer zu trennen. Im Vergleich zu herkömmlichen Verpackungen liegt der Vorteil von WLP in geringeren Produktionskosten.

Erweiterte Verpackungen können in 2D-Verpackungen, 2,5D-Verpackungen und 3D-Verpackungen unterteilt werden.

Kleinere 2D-Verpackung

Wie bereits erwähnt, besteht der Hauptzweck des Verpackungsprozesses darin, das Signal des Halbleiterchips nach außen zu senden, und die auf dem Wafer gebildeten Höcker sind die Kontaktpunkte zum Senden von Eingangs-/Ausgangssignalen. Diese Unebenheiten werden in Fan-In und Fan-Out unterteilt. Die erste fächerförmige Form befindet sich innerhalb des Chips, die zweite fächerförmige Form liegt außerhalb des Chipbereichs. Wir nennen das Eingangs-/Ausgangssignal I/O (Eingang/Ausgang), und die Anzahl der Eingangs-/Ausgangssignale wird als I/O-Anzahl bezeichnet. Die E/A-Anzahl ist eine wichtige Grundlage für die Bestimmung der Verpackungsmethode. Wenn die E/A-Anzahl niedrig ist, wird Fan-In-Paketierung verwendet. Da sich die Chipgröße nach dem Verpacken nicht wesentlich ändert, wird dieser Prozess auch als Chip-Scale-Packaging (CSP) oder Wafer-Level-Chip-Scale-Packaging (WLCSP) bezeichnet. Wenn die I/O-Anzahl hoch ist, wird in der Regel Fan-out-Packaging verwendet, und zusätzlich zu Bumps sind Redistribution Layers (RDLs) erforderlich, um die Signalweiterleitung zu ermöglichen. Dabei handelt es sich um „Fan-out Wafer-Level Packaging (FOWLP)“.

2,5D-Verpackung

Die 2,5D-Gehäusetechnologie kann zwei oder mehr Arten von Chips in einem einzigen Gehäuse unterbringen und gleichzeitig die seitliche Signalleitung ermöglichen, was die Größe und Leistung des Gehäuses erhöhen kann. Die am weitesten verbreitete 2,5D-Gehäusemethode besteht darin, Speicher- und Logikchips über einen Silizium-Interposer in einem einzigen Gehäuse unterzubringen. 2,5D-Packaging erfordert Kerntechnologien wie Through-Silicon Vias (TSVs), Micro-Bumps und Fine-Pitch-RDLs.

3D-Verpackung

Mit der 3D-Packaging-Technologie können zwei oder mehr Arten von Chips in einem einzigen Gehäuse untergebracht werden, während Signale gleichzeitig vertikal weitergeleitet werden können. Diese Technologie eignet sich für kleinere Halbleiterchips mit höherer I/O-Anzahl. TSV kann für Chips mit hoher I/O-Anzahl und Drahtbonden für Chips mit niedriger I/O-Anzahl verwendet werden und bildet letztendlich ein Signalsystem, in dem die Chips vertikal angeordnet sind. Zu den Kerntechnologien, die für 3D-Verpackungen erforderlich sind, gehören TSV und Micro-Bump-Technologie.

Bisher wurden die acht Schritte der Halbleiterproduktherstellung „Waferverarbeitung – Oxidation – Fotolithographie – Ätzen – Dünnschichtabscheidung – Verbindung – Prüfung – Verpackung“ vollständig eingeführt. Von „Sand“ bis zu „Chips“ vollführt die Halbleitertechnologie eine echte Version der „Verwandlung von Steinen in Gold“.

VeTek Semiconductor ist ein professioneller chinesischer Hersteller vonTantalcarbid-Beschichtung, Siliziumkarbidbeschichtung, Spezialgraphit, SiliziumkarbidkeramikUndAndere Halbleiterkeramiken. VeTek Semiconductor ist bestrebt, fortschrittliche Lösungen für verschiedene SiC-Wafer-Produkte für die Halbleiterindustrie bereitzustellen.

Wenn Sie an den oben genannten Produkten interessiert sind, können Sie sich gerne direkt an uns wenden.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

E-Mail: anny@veteksemi.com